ベーシックマスターのハードウェア（１）回路図

ベーシックマスターの回路図は、I/O誌・別冊に載っていたJrの回路図が有名だが、実はインターフェース誌にも回路図が掲載されていた。インターフェイス誌の記事には、回路図の他に解説記事も載っており、回路を解析したい方は必読である。

インターフェース1980年2月号

56ピンカードエッジコネクタの接続図がある。信号の記載のないPin 4,15-20, 28,32,36,40,44,48,52は、手元の雑誌には鉛筆書きでNCと書かれている。私が調べて書いたのだろうけど、記憶がない。

ちなみにJr.の50ピンコネクタとは互換性がない。

その他にも、バス回りの記述が豊富でLIIに外部回路を接続する際の参考になる。

クロックは12.072960MHzで、垂直帰線期間中にIRQをかけてタイマーを進めるとある。このクロックを16分周してCPUクロックにしており、754.56KHz（1.325μs）で動作している。

$EF40-$EF7Fをアクセスすると、11サイクル後にNMIがかかる。これはモニタのステップ実行用。

L2 BASICの浮動小数点の内部形式や変数テーブルの構成についても記述がある。

ベーシックマスターに外付けのカラーグラフィック表示装置を付ける記事。RGB8色、解像度は512×256ドット。

表示用CPUとしてMC6809 （1.25MHz）、4KBの共有RAMを介してコマンドを転送する。まるでFM-8/7である。

おまけとして、間違ってリセットかけてしまったときにBASICプログラムを復活させるための短いプログラムが掲載されている。プログラムリストを途中で止めようとしてリセットをかけてしまって、みんな泣いたものだ。

レベルIIの全回路図と共に各ブロックの解説記事が載っている。実に良い。

初代とのハード的な差異についても触れられている。

カセット回路は「ほとんどリードエラーが起こらない」「この設計は非常にいい値で自作派には推奨できる回路定数である」とベタ褒めである。

実際、BMUGのメンバーはソフトだけで1200bpsのカセットI/Oルーチンを開発し、読み込み時間を短縮していた、私も愛用していた。

Jr.の全回路図が掲載されている。

回路図は 1/2, 2/2, キーボード配線図、電源部、電源基盤部と書かれているのだが、 1/2には「1/3と接続」、2/2には「2/3と接続」という記述があって混乱する。前者は「2/2と接続」、後者は「1/2」のミスだと思われる。

回路図は「ベーシックマスター活用研究 : Level 3,Jr」に再掲されており、国立国会図書館デジタルコレクションで読める。

回路図が公開されたことで、MB6880/MB6881を改造して高解像度グラフィック（256×192）を実現した方もいた（BMUG会報 No.7 1982年7月号）。

PCGの作成（同）、Jrコンパチグラフィックにする（BMUG会報 No.17 1983年5月号）、裏RAM化（BUG会報 1984年11・12月号）なども行われた。

もっと早く回路図が公開されていれば、ベーシックマスターの利用者も少しは増えただろうに。最初から回路図を公開していればなあ（マニュアルに添付するとか）。

まだ、コメントがありません